

Számítógép-architektúrák

2023/24/2

Started on	Friday, 31 May 2024, 11:05 AM
State	Finished
Completed on	Friday, 31 May 2024, 11:50 AM
Time taken	44 mins 16 secs
Grade	21.00 out of 30.00 (70%)

Question 1

Partially correct

Mark 1.25 out of 2.00

Flag question

Mik a finom felbontású időosztásos többszálú feldolgozást támogató processzorok jellemzői?

IGAZ

✖

Egyazon ciklusban több szál utasításait is képes végrehajtani

HAMIS

✔

Csak egy regiszterkészlet van a processzorban

HAMIS

✔

Csak egy utasításszámláló van a processzorban

HAMIS

✔

Csak akkor vált szálát, ha az aktuális szál feldolgozása várakozni kényszerül

Question 2

Partially correct

Mark -0.25 out of 2.00

Flag question

Mely állítások igazak a fizikai regiszterekre?

IGAZ

✔

Több van belőle, mint a logikai/architektúrális regiszterből

IGAZ

✖

A programozó ezeket, és nem a logikai/architektúrális regisztereket használja

HAMIS

✖

A programozó elől el vannak takarva

IGAZ

✖

Az utasításkészlet architektúra definiálja a darabszámukat és elnevezésüket

Question 3

Correct

Mark 2.00 out of 2.00

Flag question

Mik a virtuálisan indexelt, virtuális tag-eket használó cache tulajdonságai a fizikailag indexelt, fizikai tag-eket használó cache-hez képest?

IGAZ

✔

Kizárólag virtuális memóriát támogató processzorokban alkalmazható

HAMIS

✔

Nagyobb méretű fizikai memória használatát támogatja

HAMIS

✔

Rövidebbek a cache tag-ek

IGAZ

✔

A címfordítás bizonyos esetekben elhagyható

Question 4

Correct

Mark 2.00 out of 2.00

Flag question

Hogyan használja egy globális és lokális becslőre építő tournament prediktor a két becslő eredményét az elágazásbecslés során?

IGAZ

✔

A globális és a lokális becslő közül annak hisz, amelyik az utóbbi időben pontosabban becsül

HAMIS

✔

A globális előzmény regisztert és az utasításszámlálót XOR-olja

HAMIS

✔

A tournament prediktor nem képes két különböző becslővel dolgozni

HAMIS

✔

A tisztán lokális és egy tisztán globális becslő eredményét NXOR-olja

Question 5

Correct

Mark 2.00 out of 2.00

Flag question

X

Legfeljebb hány utasítás párhuzamos végrehajthatóságát tudja jelezni a fordító a processzornak?

	VLIW	EPIC	Szuperskalár
A fordító nem tudja jelezni, mely utasítások hajthatók végre párhuzamosan			X ✔
Annyit, ahány műveleti egysége van a processzornak	X ✔		
Amilyen mély a pipeline, annyit			

Question 6

Correct

Mark 2.00 out of 2.00

Flag question

X

A tanult 5 fázisú pipeline-ban mely fázisok nem végeznek tényleges munkát a Store és a Mul (szorzás) utasítás végrehajtásakor?

	Mul	Store
MEM	X ✔	
ID		
EX		
WB		X ✔

Question 7

Incorrect

Mark 0.00 out of 2.00

Flag question

Mekkora a PHT mérete, ha az utasításszámláló utolsó 8 bite jelöli ki a használt bejegyzést, és az ugrási állandóság nyomon követésére 8 állapotot különböztetünk meg?

A PHT mérete (bitben):

2048

✖ [768]

Question 8

Correct

Mark 2.00 out of 2.00

Flag question

Amdahl törvénye szerint mennyivel gyorsabban fut egy program egy 8 processzorból álló multiprocesszoros rendszerben, mint egy 1 processzoros rendszerben, ha a program harmada csak szekvenciálisan futtatható?

A gyorsulás mértéke:

2,4

✔

Question 9

Complete

Mark 1.00 out of 2.00

Flag question

Mit jelent a pipeline késleltetési ideje (latency)?

Amennyi időbe telik a fázisok lefuttatása

Comment:

Question 10

Partially correct

Mark 2.00 out of 3.00

Flag question

Legyen adott az alábbi utasítás sorozat:

i1: R1 ← MEM[R0+0]
i2: R2 ← MEM[R0+4]
i3: R3 ← R1 * R2
i4: R4 ← R3 * R2
i5: R0 ← R0 + 8

Az utasítássorozatot egy 6 fokozatú utasítás pipeline-t használó processzor hajtja végre. A pipeline minden utasítás végrehajtását 5 részműveletre bontja: betölti (IF), dekódolja (ID), végrehajtja a vonatkozó aritmetikai műveletet (EX), majd a vonatkozó regiszteráramúveletet (MEM), végül a memiztertárolóba írja az eredményregiszter értékét (WB). Az IF, ID, EX és WB fázisok késleltetése 1 órajel, a MEM fázis késleltetése 2 órajel, de iterációs ideje 1 órajel (vagyis 2 pipeline fokozatként jelenik meg: ME0 és ME1). A címre, és store esetén az adatra az ME0 elején van szükség, load esetén pedig az ME1 végén jelenik meg az adat. Minden utasítás végrehajtása mind az 5 fázison átesik, függetlenül attól, hogy szüksége van-e rá. Minden forwarding út használatát megengedett. Ha bármilyen egymásrahatás az utasítás megállítást igényli, az utasítás mindig a legutolsó olyan fázisban áll meg, ameddig egymásrahatás nélkül eljut.

Adja meg az utasítássorozat ütemezését (melyik utasítás mikor melyik fázisban van)! Ha szünetet kell beiktatni, jelezze, hogy mi az oka! Használja az alábbi jelöléseket:

A*:

 a szünet oka adategymásrahatás

F*:

 a szünet oka feldolgozási egymásrahatás

P*:

 a szünet oka procedurális egymásrahatás

A megoldását írja az alábbi táblázatba! Minden egyes sor utolsó oszlopába írja be, ha az utasítás feldolgozása során forwarding-ra volt szüksége, hogy melyik pipeline regiszterekből kell kiolvasni a kívánt értéket (ha több ilyen is van, vesszővel elválasztva, szóköz nélkül)! (3p)

Your answer is partially correct.

Question 11

Correct

Mark 1.00 out of 1.00

Flag question

Rendezze át az utasítássorozatot úgy, hogy az a lehető leggyorsabban fusson le, gyorsabban, mint eredetileg! (1 pont)

Az átrendezett utasítássorozat:

i1

✔ -

i2

✔ -

i5

✔ -

i3

✔ -

i4

✔

Your answer is correct.

The correct answer is:

Rendezze át az utasítássorozatot úgy, hogy az a lehető leggyorsabban fusson le, gyorsabban, mint eredetileg! (1 pont)

Az átrendezett utasítássorozat:

[i1] - [i2] - [i5] - [i3] - [i4]

Question 12

Partially correct

Mark 3.00 out of 4.00

Flag question

Egy processzorban az adat cache 4 utas asszociatív szervezésű, LRU menedzsett, 8 memóriablokkot képes tárolni.

A felhasználói program az alábbi memóriablokkokat hivatkozza (ebben a sorrendben):

1, 7, 0, 12, 5

(a) Adja meg a blokkokhoz tartozó cache index-eket, valamint a cache tag-eket! (4 pont)

	1	7	0	12	5
Index mező:	1 ✔	1 ✔	0 ✔	0 ✔	1 ✔
Cache tag:	0 ✔	1 ✖ [3]	0 ✔	1 ✖ [6]	2 ✔

Your answer is partially correct.

Question 13

Partially correct

Mark 3.00 out of 4.00

Flag question

Legyen adott az alábbi utasítás sorozat:

i1: R1 ← MEM[R0+0]
i2: R1 ← R1 * 3
i3: MEM[R0+4] ← R1
i4: R0 ← R0 + 4

Szüntesse meg a WAW és WAR adategymásrahatásokat regiszter átnevezés segítségével! A regiszter átnevezést végezze el minden utasításra szisztematikusan, ott is, ahol nem lenne rá szükség! A szükséges fizikai regisztereket jelölje U0, U1, U2, ... stb. Vegye figyelembe, hogy az alábbi regiszter leképző tábla a kezdeti állapotot is tartalmazza! Ha új fizikai regiszterre van szükség, válassza mindig a táblázatban szereplő legnagyobb után közvetlen következőt! Minden egyes programsor feldolgozása után frissítse a regiszter leképző táblát (csak a megváltozott bejegyzést kell beírni)! A mezőbe sehova ne írjon szóköz karaktert! (3 pont)

Az utasítássorozat átnevezés után:

i1:

U14

✔ ←

MEM[U4+0]

✔

i2:

U15

✔ ←

U14*3

✔

i3:

MEM[U4+4]

✔ ←

U15

✔

i4:

U16

✔ ←

U4+4

✔

Regiszter-leképző tábla:

Ha van egy ideális out-of-order processzorunk, melyben a pipeline szélessége végtelen, és minden utasítást egyetlen órajel alatt feldolgoz, mennyi ideig tart a fenti utasítássorozat végrehajtása

Regiszterátnevezés nélkül:

9

✖ @

4

 órajelRegiszterátnevezéssel:

8

✖ @

3

 órajel

(A processzor minden egyes órajelben minden olyan utasítást végre tud hajtani egyszerre, mely a függőségek figyelembe vételével lehetséges)

Your answer is partially correct.

Finish review

Quiz navigation

1

2

3

4

5

6

7

8

9

10

11

12

13

Show one page at a time

Finish review